


ROTEIRO PROJETO 8




DIREITOS AUTORAIS

Este material didático é protegido por Direitos Autorais, sendo vedada a reprodução, distribuição, comercialização de qualquer material ou conteúdo dele obtido, sem a prévia e expressa autorização da Macnica DHW.

O material didático disponibilizado, se constitui em trabalho intelectual, cujos direitos autorais pertencem à Macnica DHW e a Intel, e está protegido por leis nacionais e tratados internacionais, qualquer reprodução ou distribuição, ou utilização comercial, de qualquer conteúdo deste material didático é expressamente proibida e o transgressor será responsabilizado civil e criminalmente na forma da lei.

PROJETO 8

- Abrir o projeto-08
- Adicionar uma instância do **In System Sources and Probes** com 2 bits de source e 18 bits de probe.
- Conectar o source de forma a substituir os botões. Conectar o probe na saída do contador e da memória.
- Habilitar o **In System Memory Content Editor** na memória e operar.





Para abrir o projeto 08

No Quartus:

Menu **File** -> **Open project** -> Vá a pasta Material do curso, caminho abaixo -> Abra o arquivo **projeto.qpf**

Caminho para o arquivo:


\TRN\Roteiros\Projeto 08\projeto-08



Para compilar o projeto

No Quartus:

Menu **Processing** -> **Start Compilation**



Tasks			Compilation	≡	🔍	×
	Task		Time			
✓	▼	▶ Compile Design	00:00:34			
✓	>	▶ Analysis & Synthesis	00:00:16			
✓	>	▶ Fitter (Place & Route)	00:00:10			
✓	>	▶ Assembler (Generate programming files)	00:00:04			
✓	>	▶ Timing Analysis	00:00:04			
	>	▶ EDA Netlist Writer				
		■ Edit Settings	(3)			
		🔧 Program Device (Open Programmer)				

Observação:

Compilar o projeto 8 assim que abri-lo.

IP Catalog


No Quartus:

IP Catalog -> Debug and Performance-> Intel FPGA in-System Sources & Probes -> Add...

Observação:

A opção do **IP Catalog** se encontra por padrão no canto direito da tela.

No campo de pesquisa , pode-se utilizar a palavra chave “*in sys*” a fim de facilitar a pesquisa.



IP Catalog (cont)

Entity name: ISSP

New IP Variation

Your IP settings will be saved in a .qsys file.

Create IP Variation

Entity name: ISSP (5)

Save in folder: C:\TRN\Roteiros\Projeto 08\projeto-08

Target Device

Family: MAX 10

Device: 10M50DAF484C7G

Info: Your IP will be saved in C:\TRN\Roteiros\Projeto 08\projeto-08\ISSP.qsys.

(6) OK

IP Catalog (cont)


Probe Port Width[0...512]: 18

Source Port Width[0...512]: 2

Após configurar as probes clique em **Generate HDL...**

Observação:

Os 18 *Probes* significam que colocaremos 10 no contador de 10 bits e 8 na saída da memória que contém 8 bits, por conta disso os 18.



IP Catalog (cont)

Manter a configuração padrão e clicar em **Generate** -> Após todos os arquivos serem criados com sucesso clique em **Close** -> **Close** -> **Finish** -> **Close** -> **OK**

Generation

Synthesis

Synthesis files are used to compile the system in a Quartus project.

Create HDL design files for synthesis: Verilog

☐ Create timing and resource estimates for third-party EDA synthesis tools.

☒ Create block symbol file (.bsf)

Simulation

The simulation model contains generated HDL files for the simulator, and may include simulation-only features.

Simulation scripts for this component will be generated in a vendor-specific sub-directory in the specified output directory.

Follow the guidance in the generated simulation scripts about how to structure your design's simulation scripts and how to use the *ip-setup-simulation* and *ip-make-simscript* command-line utilities to compile all of the files needed for simulating all of the IP in your design.

Create simulation model: None

Output Directory

Path: C:/TRN/Roteiros/Projeto 08/projeto-08/ISSP

(10) **Generate** Cancel

Para adicionar o .qip no ISSP

No Quartus:

Menu **Assignments** -> **Settings...** -> Em Settings **Files** -> ... Vá a pasta em que o ISSP foi salvo, caminho abaixo -> Abra o arquivo **ISSP.qip**

Caminho para o arquivo:

\TRN\Roteiros\Projeto 08\projeto-08\ISSP\synthesis

Observação:

Após adicionado, podemos verificar o ISSP em **IP Components**.

(1) Assignments

(2) Settings... Ctrl+Shift+E

(3) ISSP.qip

(4) Abrir

(5) IP Components

(6)

Entity	IP Component	Ver:
ISSP	Intel FPGA In-System Sources & Probes	20.1
onchip_mem	RAM: 1-PORT	20.1

Para inserir o ISSP no projeto

No Quartus:


Menu **Edit** -> **Insert File...** -> Vá a pasta em que o ISSP foi salvo, caminho abaixo -> Abra o arquivo **ISSP_inst.v**

Caminho para o arquivo:

\TRN\Roteiros\Projeto 08\projeto-08\ISSP

Observação:

Se a opção **Insert File...** não estiver disponível, abra o arquivo **projeto.v** caso ele não esteja aberto e deixe o **projeto.v** como a janela ativa do Quartus.



```
93 // instancia do ISSP
94
95 ISSP u0 (
96     .source (<connected-to-source>), // sources.source
97     .probe (<connected-to-probe>)    // probes.probe
98 );
99
```

Para substituir as *Keys* do projeto

```
93 // instancia do ISSP
94
95 wire [1:0] w_source;
96
97 ISSP u1 (
98     .source (w_source), // sources.source
99     .probe  ({r_contador,w_memdata}) // probes.probe
100 );
101
```

Altere o código conforme
mostrado nas imagens ao lado.

```
1 // Projeto 08
2
3 module projeto (
4     input MAX10_CLK1_50,
5     input [1:0] KEY,
6     output [7:0] HEX0,
7     output [7:0] HEX1,
8     input [9:0] SW,
9     output [9:0] LEDR
10 );
11
12 wire w_enable_n = KEY[0];
13 wire w_reset_n = KEY[1];
14 wire w_sysclk = MAX10_CLK1_50;
15
```

Antes da substituição

```
1 // Projeto 08
2
3 module projeto (
4     input MAX10_CLK1_50,
5     input [1:0] KEY,
6     output [7:0] HEX0,
7     output [7:0] HEX1,
8     input [9:0] SW,
9     output [9:0] LEDR
10 );
11
12 wire w_enable_n = w_source[0];
13 wire w_reset_n = w_source[1];
14 wire w_sysclk = MAX10_CLK1_50;
15
```


Após substituição

Para habilitar o ISMCE na RAM

No Quartus:

Project Navigator -> IP Components ->

*Duplo clique em **On_chip_mem***




Para habilitar o ISMCE na RAM (cont)

No Quartus:

A tela MegaWizard Plug-in-Manager abrirá, assim, na subdivisão **Mem Init** habilitar **Allow In-system Memory** -> 2x **Next**(telas seguintes) -> Na aba **Summary** clicar em **Finish** -> **Ok**(tela seguinte)

Observação:


Ao fim, salvar e compilar o projeto para verificação.



Para visualizar o esquemático no RTL Viewer

No Quartus:

Menu **Tools** -> **Netlist Viewers** -> **RTL Viewer**





Visualização mais próxima
ao pedido do laboratório.

Para gravar o kit

No Quartus:



Menu **Tools** -> **Programmer** -> no Programmer selecionar a checkbox **Program/Configure** caso ela não esteja selecionada -> **Start**. Ao final da gravação, o Programmer deverá mostrar a aba de progresso como “100% successful”, contemplando o sucesso da gravação.



Para abrir o ISMCE

No Quartus:



Menu **Tools** -> **In-System Memory Content Editor** -> Em **In-System Memory Content Editor** selecione a instancia e habilite a leitura da memória



Para atualizar o conteúdo de memória usando o ISMCE

No Quartus:



Menu **Tools** -> **In-System Memory Content Editor** -> Em **In-System Memory Content Editor** selecione a instancia e habilite a leitura da memória



Para abrir o ISSP

No Quartus:

Menu **Tools** -> **In-System Sources and Probes Editor**-> Clique em OK na janela de aviso -> Em In-System Sources and Probes Editor selecionar a instância e clicar no botão **Continuously Read Probe Data**.




Para alterar o formato de amostragem

Clique com o botão direito em
Probe -> Ungroup

Observação:

Desagrupando, todos os bits
passam a ser independentes.



Para seleccionar os 8 bits menos significativos

Selecionamos os 8bits menos significativos e agrupamos.

O restante agrupamos também.

Index	Type	Alias	Name	Data	8
P10			probe[10]	0	
P9			probe[9]	0	
P8			probe[8]	0	
P7			probe[7]	0	
P6			probe[6]	0	
P5			probe[5]	0	
P4			probe[4]	1	
P3			probe[3]		
P2			probe[2]		
P1			probe[1]		
P0			probe[0]		
S[1..0]		source[1..0]			
S1		source[1]			
S0		source[0]			


(1)

Index	Type	Alias	Name	Data	8
P17			probe[17]	0	
P16			probe[16]	0	
P15			probe[15]	0	
P14			probe[14]	0	
P13			probe[13]	0	
P12			probe[12]	0	
P11			probe[11]	0	
P10			probe[10]	0	
P9			probe[9]	0	
P8			probe[8]	0	
P[7..0]		probe[7..0]			
S[1..0]		source[1..0]			
S1		source[1]			
S0		source[0]			

(2)

Para alterar de DEC para HEX

Mudamos o formato de leitura de ***Signed Decimal in Two's Complement*** para ***Hexadecimal***.



Para executar o ISSP

(2) Clicando na coluna Data é possível mudar o estado da chave virtual.

(3) O conteúdo de memória é o mesmo do ISMCE

(4) Para ver mais dados amostrados

The screenshot displays the 'In-System Source: Editor' window. It includes an 'Instance Manager' on the left, a 'JTAG Chain Configuration' panel on the right, and a main area showing memory data and a signal waveform. Annotations (1) through (4) highlight specific features: (1) the 'Ready to acquire' button, (2) the 'Automatic' radio button, (3) the memory data table, and (4) the waveform display.

Instance Manager: Ready to acquire

Probe read interval: Current interval: 0 samples per second

Event log: Maximum size: 128, Save data to event log: ☒

Write source data: Continuously

Index	Instance ID	Status	Sources: 2	Probes:
0		Not running	2	18

JTAG Chain Configuration: JTAG ready

Hardware: USB-Blaster [USB-0] Setup...

Device: @1: 10M50DA([ES])/10M Scan Chain

File: [Empty]

Instance 0: NONE

Index	Type	Alias	Name	Data
P[17..10]	mem	probe[17..10]	1Ch	10h 13h 16h 19h 1Ch
P[9..0]	cont	probe[9..0]	4	0 1 2 3 4
S1	reset	source[1]	1	
S0	enable	source[0]	0	

(3) Resultado da execução

(0) Opção de colocar "nome" nos Probes e Sources

(2) Estado da chave virtual

ISMCE

intel

Obrigado

